(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公園番号 特開2002-343886 (P2002-343886A)

(43)公開日 平成14年11月29日(2002.11.29)


| (51) Int.Cl. | 識別記号 | FΙ | テーマコード(参考) |
|--------------|------------------------------|----------------------------|---------------------|
| H01L 21/8242 | | H01L 27/10 | 321 5F083 |
| G11C 11/404 | | 29/78 | 613B 5F110 |
| 11/407 | | | 617N 5M024 |
| H01L 27/108 | | | 618F |
| 29/786 | | | 617K |
| | 審査請求 | 未請求 請求項の数26 OI | . (全 29 頁) 最終頁に続く |
| (21)出願番号 | 特顧2001-371802(P2001-371802) | (71)出顧人 000003078 株式会社東 | |
| (22)出顧日 | 平成13年12月 5日(2001.12.5) | 東京都港区芝浦一丁目1番1号 | |
| (A1) | ####0001 74000 (D0001 74000) | (72)発明者 堀 口 文 | ** |
| (31)優先権主張番号 | 特題2001-74236 (P2001-74236) | | 芝浦一丁目1番1号 株式会社 |
| (32)優先日 | 平成13年3月15日(2001.3.15) | 東芝本社事 | 多所内 |
| (33)優先權主張国 | 日本(JP) | (72)発明者 大澤 隆 神奈川県川 | 商市幸区小向東芝町1番地 株 |
| | | 式会社來芝 | マイクロエレクトロニクスセン |
| | | ター内 | |
| | | (74)代理人 100075812 | |
| | | 弁理士 吉道 | 武 賢次 (外5名) |

(54) 【発明の名称】 半導体メモリ装置

(57)【要約】 (修正有)

【課題】単純なトランジスタ構造のメモリセルにより、 ダイナミック記憶を可能とした半導体メモリ装置を提供 する。

【解決手段】半導体メモリ装置の各MISトランジスタを、半導体層12と、半導体層12に形成されたソース領域15と、半導体層12にソース領域15と離れて形成され、ソース領域15とドレイン領域との間の半導体層が、フローティング状態のチャネルボディとなるドレイン領域14と、チャネルボディにチャネルを形成するための第1のゲート13と、チャネルボディの電位を容量結合により制御するための第2のゲート20と、チャネルボディの第2のゲート側に形成され、チャネルボディの不純物濃度よりも高い不純物濃度を有する高濃度領域21とを備えるものとする。



最終頁に続く

10

【特許請求の範囲】

【請求項1】メモリセルを構成するための複数のMIS トランジスタを有する半導体メモリ装置であって、各M ISトランジスタは、

半導体層と、

前記半導体層に形成されたソース領域と、

前記半導体層に前記ソース領域と離れて形成されたドレ イン領域であって、前記ソース領域と前記ドレイン領域 との間の前記半導体層が、フローティング状態のチャネ ルポディとなる、ドレイン領域と、

前記チャネルボディにチャネルを形成するための第1の

前記チャネルボディの電位を容量結合により制御するた めの第2のゲートと、

前記チャネルボディの前記第2のゲート側に形成された 髙邉度領域であって、前記チャネルボディの不純物濃度 よりも高い不純物濃度を有する、高濃度領域と、 を備え、

前記MISトランジスタは、前記チャネルボディを第1 ィを第2の電位に設定した第2データ状態とをダイナミ ックに記憶する、

ことを特徴とする半導体メモリ装置。

より書き込まれる、

【請求項2】前記第1データ状態は、前記MISトラン ジスタを5極管動作させることによりドレイン接合近傍 でインパクトイオン化を起こすとにより書き込まれ、 前記第2データ状態は、前記第1のゲートからの容量結 合により所定電位が与えられた前記チャネルボディと前 記ドレイン領域との間に順方向バイアスを与えることに

ことを特徴とする請求項1記載の半導体メモリ装置。 【請求項3】前記第1のゲートと前記第2のゲートと は、別個に形成されていることを特徴とする請求項1記 載の半導体メモリ装置。

【請求項4】前記MISトランジスタが複数個マトリク ス配列され、第1の方向に並ぶMISトランジスタのド レイン領域がビット線に、第2の方向に並ぶMISトラ ンジスタの第1のゲートが第1のワード線に、前記MI Sトランジスタのソース領域が固定電位に、前記第2の 方向に並ぶ前記MISトランジスタの第2のゲートが第 40 2のワード線にそれぞれ接続されてメモリセルアレイが 構成されている、

ととを特徴とする請求項3記載の半導体メモリ装置。

【請求項5】前記MISトランジスタが複数個マトリク ス配列され、第1の方向に並ぶMISトランジスタのド レイン領域がピット線に、第2の方向に並ぶMISトラ ンジスタの第1のゲートがワード線に、前記MISトラ ンジスタのソース領域が第1の固定電位に、前記MIS トランジスタの第2のゲートは全MISトランジスタの 共通プレートとして第2の固定電位にそれぞれ接続され 50

てメモリセルアレイが構成されている、

てとを特徴とする請求項3配載の半導体メモリ装置。

【請求項6】前記半導体層は、半導体基板上に絶縁膜に より分離されて形成されたものであり、

前記第1のゲートは、前記半導体層の上部に第1のワー ド線として連続的に配設され、前記第2のゲートは、前 記半導体層の下部に前記第1のワード線と並行する第2 のワード線として連続的に配設されている、

ことを特徴とする請求項3記載の半導体メモリ装置。

【請求項7】前記半導体層は、半導体基板上に形成され た柱状半導体であり、

前配第1のゲートは、前記柱状半導体層の一つの側面に 対向するように形成され、前記第2のゲートは、前記柱 状半導体層の前記第1のゲートと反対側の側面に形成さ れた前記高浪度領域に対向するように形成され、前記ド レイン領域が前記柱状半導体の上面に、前記ソース領域 が前記柱状半導体の下部に形成されている、

ことを特徴とする請求項3記載の半導体メモリ装置。

【請求項8】前記第1のゲートは、前記ソース領域に対 の電位に設定した第1データ状態と、前記チャネルボデ 20 する重なり量が正であり、前記ドレイン領域に対する重 なり量が負である、ことを特徴とする請求項3記載の半 導体メモリ装置。

> 【請求項9】前記第1のゲートは、前記ソース領域に対 する重なり量が正であり、前記ドレイン領域に対する重 なり量が負である、ととを特徴とする請求項5記載の半 導体メモリ装置。

【請求項10】前記第1のゲートは、前記ソース領域に 対する重なり量が正であり、前記ドレイン領域に対する 重なり量が負である、ことを特徴とする請求項7記載の 30 半導体メモリ装置。

【請求項11】前配第1のゲートと前記第2のゲートと を駆動する駆動回路であって、前記第2のゲートを、前 記第1のゲートより低い電位で同期して駆動する、駆動 回路を、さらに備えることを特徴とする請求項3記載の 半導体メモリ装置。

【請求項12】前記第1のゲートと前記第2のゲートを 同じ電位で同期して駆動する、駆動回路を、さらに備え ることを特徴とする請求項3記載の半導体メモリ装置。 【請求項13】前記第1のゲートと前記第2のゲートと は、共通に形成された共通ゲートとして構成されてい る、ことを特徴とする請求項1記載の半導体メモリ装

【請求項】4】前記高濃度領域は、前記チャネルボディ における前記共通ゲート側表面の一部に形成されてい る、ことを特徴とする請求項13記載の半導体メモリ装 置。

【請求項15】前記高濃度領域は、前記ソース領域と前 記ドレイン領域とに接している、ことを特徴とする請求 項14記載の半導体メモリ装置。

【請求項16】前記商濃度領域は、前記ソース領域と前

記ドレイン領域とのいずれにも接していない、ことを特 徴とする請求項14記載の半導体メモリ装置。

【請求項17】前記半導体層は、半導体基板上に形成さ れた柱状半導体層であり、

前記共通ゲートは、前記柱状半導体層の周囲を取り囲む ように形成され、前記柱状半導体層の一つ以上の側面に 前記高濃度領域が形成され、前記ドレイン領域が前記柱 状半導体の上面に、前記ソース領域が前記柱状半導体の 下部に形成されている、

ことを特徴とする請求項13記載の半導体メモリ装置。 【請求項18】前記共通ゲートは、前記ソース領域に対 する重なり量が正であり、前記ドレイン領域に対する重 なり量が負である、ととを特徴とする請求項17記載の 半連体メモリ装置。

【請求項19】前記半導体層は、半導体基板上に形成さ れた凸型半導体層であり、

前記共通ゲートは、前記凸型半導体層の上面及び両側面 に対向するように形成され、前記凸型半導体層の前記共 通ゲートが対向する一つ以上の側面に前記高濃度領域が 形成され、前記凸型半導体層に前記共通ゲートを挟んで 20 とを特徴とする請求項21記載の半導体メモリ装置。 前記ドレイン領域及び前記ソース領域が形成されてい 3.

ことを特徴とする請求項13記載の半導体メモリ装置。 【請求項20】前記第1データ状態は、負の電位が印加 された前記第1のゲートにより誘起されるドレインリー ク電流により書き込まれ、

前記第2データ状態は、前記第1のゲートからの容量結 合により所定電位が与えられた前記半導体層と前記ドレ イン領域との間に順方向バイアスを与えることにより書 き込まれる、

ことを特徴とする請求項1記載の半導体メモリ装置。

【請求項21】メモリセルを構成するための複数のMI Sトランジスタを有する半導体メモリ装置であって、各 MISトランジスタは、

半導体層と、

前記半導体層に形成されたソース領域と、

前記半導体層に前記ソース領域と離れて形成されたドレ イン領域であって、前記ソース領域と前記ドレイン領域 との間の前記半導体層が、フローティング状態のチャネ ルボディとなる、ドレイン領域と、

前記チャネルボディにチャネルを形成するための第1の ゲートと、

を備え、

前記MISトランジスタは、前記ソース領域から前記ド レイン領域へチャネル電流が流れる場合と、前記ドレイ ン領域から前記ソース領域へチャネル電流が流れる場合 とで、同じ電位を前記第1のゲートに与えた場合でも異 なる特性を有しており、且つ、

前記MISトランジスタは、ドレイン接合近傍でインバ クトイオン化を起こすかもしくは前記第1のゲートによ 50 チャネルボディを記憶ノードとしてダイナミックにデー

り誘起されるドレインリーク電流により前記半導体層を 第1の電位に設定した第1データ状態と、前記ドレイン 領域と前記チャネルボディとの間に順バイアス電流を流 して前記半導体層を第2の電位に設定した第2データ状 態とをダイナミックに記憶する、

ととを特徴とする半導体メモリ装置。

【請求項22】前記第1のゲートは、前記ソース領域に 対する重なり量が正であり、前記ドレイン領域に対する 重なり量が負である、ととを特徴とする請求項21記載 10 の半導体メモリ装置。

【請求項23】前記MISトランジスタは、同じ電位を 前記第1のゲートに与えた場合でも、前記ドレイン領域 から前配ソース領域へ流れるチャネル電流の方が、前記 ソース領域から前記ドレイン領域へ流れるチャネル電流 よりも多い、ことを特徴とする請求項22記載の半導体 メモリ装置。

【請求項24】前配MISトランジスタは、前配第1の ゲートとは別に、前記チャネルボディの電位を容量結合 により制御するための第2のゲートを、さらに備えると

【請求項25】前記MISトランジスタは、前記チャネ ルボディにおける前記第2のゲート側の表面に形成さ れ、且つ、前記チャネルボディと同じ導電型で前記半導 体層よりも高い不純物濃度を有する高濃度領域を、さら に備えることを特徴とする請求項24記載の半導体メモ リ装置。

【請求項26】メモリセルを構成するための複数のMI Sトランジスタを有する半導体メモリ装置であって、各 MISトランジスタは、

30 半導体層と、

前記半導体層に形成されたソース領域と、

前記半導体層に前記ソース領域と離れて形成されたドレ イン領域であって、前記ソース領域と前記ドレイン領域 との間の前記半導体層が、フローティング状態のチャネ ルボディとなる、ドレイン領域と、

前記チャネルボディにチャネルを形成するためのゲート Ł.

を備え、

前記MISトランジスタは、ゲートに負の電位を印加す 40 ることにより誘起されるドレインリーク電流を流すこと で、前記半導体層を第1の電位に設定した第1データ状 態と、前記ドレイン領域と前記チャネルボディとの間に 順バイアス電流を流して前記チャネルボディを第2の電 位に設定した第2データ状態とをダイナミックに記憶す

ことを特徴とする半導体メモリ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、トランジスタの

タ記憶を行う半導体メモリ装置に関する。 【0002】

【従来の技術】従来のDRAMは、MOSトランジスタとキャバシタによりメモリセルが構成されている。DRAMの微細化は、トレンチキャパシタ構造やスタックトキャパシタ構造の採用により大きく進んでいる。現在、単位メモリセルの大きさ(セルサイズ)は、最小加工寸法を下として、 $2F\times 4F=8F^2$ の面積まで縮小されている。つまり、最小加工寸法Fが世代と共に小さくなり、セルサイズを一般に αF^2 としたとき、係数 α も世 10代と共に小さくなり、F=0. 18μ mの現在、 $\alpha=8$ が実現されている。

[0003]

【発明が解決しようとする課題】今後も従来と変わらないセルサイズ或いはチップサイズのトレンドを確保するためには、 $F < 0.18 \, \mu$ mでは、 $\alpha < 8$ 、更に $F < 0.13 \, \mu$ mでは、 $\alpha < 6$ を満たすことが要求され、微細加工と共に如何にセルサイズを小さい面積に形成するかが大きな課題になる。そのため、1 トランジスタ/1キャパシタのメモリセルを6 F^2 や4 F^2 の大きさにする提案も種々なされている。しかし、トランジスタを縦型にしなければならないといった技術的困難や、隣接メモリも別しの電気的干渉が大きくなるといった問題、更に加工や膜生成等の製造技術上の困難があり、実用化は容易ではない。

【0004】そこで、この発明は、単純なトランジスタ 構造のメモリセルにより、ダイナミックにデータを記憶 可能な半導体メモリ装置を提供することを1つの目的と している。

[0005]

【課題を解決するための手段】上記課題を解決するた め、本発明に係る半導体メモリ装置は、メモリセルを構 成するための複数のMISトランジスタを有する半導体 メモリ装置であって、各MISトランジスタは、半導体 層と、前記半導体層に形成されたソース領域と、前記半 導体層に前記ソース領域と離れて形成されたドレイン領 域であって、前記ソース領域と前記ドレイン領域との間 の前記半導体層が、フローティング状態のチャネルボデ ィとなる、ドレイン領域と、前記チャネルボディにチャ ネルを形成するための第1のゲートと、前記チャネルボ 40 ディの電位を容量結合により制御するための第2のゲー トと、前記チャネルボディの前記第2のゲート側に形成 された髙浪度領域であって、前記チャネルボディの不純 物濃度よりも高い不純物濃度を有する、高濃度領域と、 を備え、前記MISトランジスタは、前記チャネルボデ ィを第1の電位に設定した第1データ状態と、前記チャ ネルボディを第2の電位に設定した第2データ状態とを ダイナミックに記憶する、ことを特徴とする。

【0006】また、本発明に係る半導体メモリ装置は、 メチリセルを構成するための抑勢のMISトランジスタ

を有する半導体メモリ装置であって、各MISトランジ スタは、半導体層と、前配半導体層に形成されたソース 領域と、前記半導体層に前記ソース領域と離れて形成さ れたドレイン領域であって、前記ソース領域と前記ドレ イン領域との間の前配半導体層が、フローティング状態 のチャネルボディとなる、ドレイン領域と、前記チャネ ルボディにチャネルを形成するための第1のゲートと、 を備え、前記MISトランジスタは、前記ソース領域か ら前記ドレイン領域へチャネル電流が流れる場合と、前 記ドレイン領域から前記ソース領域へチャネル電流が流 れる場合とで、同じ電位を前記第1のゲートに与えた場 合でも異なる特性を有しており、且つ、前配MISトラ ンジスタは、ドレイン接合近傍でインパクトイオン化を 起こすかもしくは前記第1のゲートにより誘起されるド レインリーク電流により前記半導体層を第1の電位に設 定した第1データ状態と、前記ドレイン領域と前記チャ ネルボディとの間に順バイアス電流を流して前記半導体 層を第2の電位に設定した第2データ状態とをダイナミ ックに記憶する、ととを特徴とする。

20 【0007】また、本発明に係る半導体メモリ装置は、メモリセルを構成するための複数のMISトランジスタを有する半導体メモリ装置であって、各MISトランジスタは、半導体層と、前記半導体層に形成されたソース領域と、前記半導体層に前記ソース領域と離れて形成されたドレイン領域であって、前記ソース領域と前記ドレイン領域との間の前記半導体層が、フローティング状態のチャネルボディとなる、ドレイン領域と、前記チャネルボディにチャネルを形成するためのゲートと、を備え、前記MISトランジスタは、ゲートに負の電位を印え、前記MISトランジスタは、ゲートに負の電位を印なて、前記半導体層を第1の電位に設定した第1データ状態と、前記ドレイン領域と前記チャネルボディとの間に順バイアス電流を流して前記チャネルボディを第2の電位に設定した第2データ状態とをダイナミックに記憶する、ことを特徴とする半導体メモリ装置。

[8000]

【発明の実施の形態】以下、図面を参照して、この発明 の実施の形態を説明する。

【0009】 [基本コンセプト] 図1は後述する各実施の形態によるDRAMの単位メモリセルMCの基本断面構造を示し、図2はその等価回路を示している。メモリセルMCは、SOI構造のNチャネルMISトランジスタにより構成されている。即ち、シリコン基板10上に絶縁膜としてシリコン酸化膜11が形成され、とのシリコン酸化膜11上にp型シリコン層12が形成されたSOI基板が用いられている。との基板のシリコン層12上に、ゲート酸化膜16を介してゲート電極13が形成され、ゲート電極13に自己整合されてn型ソース、ドレイン拡散層14、15が形成されている。

メモリセルを構成するための複数のMISトランジスタ 50 【0010】ソース、ドレイン14, 15は、底部のシ

リコン酸化膜11に達する深さに形成されている。従っ て、p型シリコン層12からなるチャネルボディは、チ ャネル幅方向(図の紙面に直交する方向)の分離を酸化 膜で行うとすれば、底面及びチャネル幅方向の側面が他 から絶縁分離され、チャネル長方向はpn接合分離され たフローティング状態になる。

【0011】とのメモリセルMCをマトリクス配列する 場合、ゲート13はワード線WLに接続され、ソース1 5は固定電位線(接地電位線)に接続され、ドレイン1 4はピット線BLに接続される。

【0012】図3は、メモリセルアレイのレイアウトを 示し、図4A及び図4Bはそれぞれ図3のA-A', B - B' 断面を示している。p型シリコン層12は、シリ コン酸化膜22の埋め込みにより、格子状にパターン形 成される。即ちドレインを共有する二つのトランジスタ の領域がワード線WL方向にシリコン酸化膜22により 素子分離されて配列される。或いはシリコン酸化膜22 の埋め込みに代わって、シリコン層 12をエッチングす るととにより、横方向の素子分離を行っても良い。ゲー WLとなる。ソース15は、ワード線WL方向に連続的 に形成されて、これが固定電位線(共通ソース線)とな る。

【0013】トランジスタ上は層間絶縁膜23で覆われ との上にピット線BLが形成される。ピット線BLは、 二つのトランジスタで共有するドレイン14にコンタク トして、ワード線WLと交差するように配設される。な おソース15の固定電位線(共通ソース線)の配線抵抗 を低下させるために、ビット線BLの上又は下に、ワー ド線WLと平行な金属配線を形成し、これを複数のピツ 30 タの場合はプリチャージ電位VBLが低下する。 ト線毎に固定電位線に接続するようにしてもよい。

【0014】 これにより、各トランジスタのチャネルボ ディであるシリコン層 12は、底面及びチャネル幅方向 の側面が酸化膜により互いに分離され、チャネル長方向 にはpn接合により互いに分離されてフローティング状 態に保たれる。

【0015】そしてこのメモリセルアレイ構成では、ワ ード線Wしおよびビット線Bしを最小加工寸法Fのピッ チで形成したとして、単位セル面積は、図3に破線で示 したように、2F×2F=4F2となる。

【0016】とのnチャネル型MISトランジスタから なるメモリセルMCの動作原理は、MISトランジスタ のチャネルボディ(他から絶縁分離されたp型シリコン 層12)の多数キャリアであるホールの蓄積を利用す る。即ち、トランジスタを5極管領域で動作させること により、ドレイン14から大きな電流を流し、ドレイン 14の近傍でインパクトイオン化を起こす。このインパ クトイオン化により生成される多数キャリアであるホー ルをp型シリコン層12に保持させ、そのホール蓄積状 態を例えばデータ"1"とする。ドレイン14とp型シ 50 にホールが蓄積された状態は、ワード線を十分負方向に

リコン層 12の間のpn接合を順方向バイアスして、p 型シリコン層12の過剰ホールをドレイン側に放出した 状態をデータ"0"とする。

【0017】データ"0"、"1"は、チャネルボディ の電位の差として、従ってトランジスタのしきい値電圧 の差として記憶される。即ち、ホール蓄積によりチャネ ルボディの電位が高いデータ"1"状態のしきい値電圧 Vthlは、データ"O"状態のしきい値電圧VthO より低い。ボデイに多数キャリアであるホールを蓄積し 10 た"1"データ状態を保持するためには、ワード線には 負のバイアス電圧を印加することが必要になる。このデ ータ保持状態は、理論上、リニア領域で読み出し動作を 行っている限り、且つ、逆データの書き込み動作(消 去)を行わない限り、読み出し動作を行っても変わな い。即ち、キャパシタの電荷蓄積を利用する1トランジ スタ/1キャパシタのDRAMと異なり、非破壊読み出 しが可能である。

【0018】データ読み出しの方式には、いくつか考え られる。ワード線電位Vwlとチャネルボディ電位VB ト13は一方向に連続的に形成されて、これがワード線 20 の関係は、データ"0"、"1"との関係で図5のよう になる。従ってデータ読み出しの第1の方法は、ワード 線WLにデータ"0"、"1"のしきい値電圧Vth 0, Vth1の中間になる読み出し電位を与えて、

> "0"データのメモリセルでは電流が流れず、"1"デ ータのメモリセルでは電流が流れることを利用する。具 体的には例えば、ビット線BLを所定の電位VBLにプ リチャージして、その後ワード線WLを駆動する。これ により、図6に示すように、"0"データの場合、ビッ ト線プリチャージ電位VBLの変化がなく、"1"デー

【0019】第2の読み出し方式は、ワード線WLを立 ち上げてから、ビット線BLに電流を供給して、

"0", "1"の導通度に応じてビット線電位の上昇速 度が異なることを利用する。簡単には、ビット線BLを 0∨にプリチャージし、図7に示すようにワード線WL を立ち上げて、ビット線電流を供給する。このとき、ビ ット線の電位上昇の差をダミーセルを利用して検出する ことにより、データ判別が可能となる。

【0020】第3の読み出し方式は、ビット線BLを所 40 定の電位にクランプしたときの、"0"、"1"で異な るビット線電流の差を読む方式である。電流差を読み出 すには、電流-電圧変換回路が必要であるが、最終的に は電位差を差動増幅して、センス出力を出す。

【0021】との発明において、選択的に"0"データ を書き込むためには、即ちメモリセルアレイのなかで選 択されたワード線WLとビット線BLの電位により選択 されたメモリセルのチャネルボディのみからホールを放 出させるには、ワード線WLとチャネルボディの間の容

バイアスして、メモリセルのゲート・チャネルボディ間 容量が、ゲート酸化膜容量となる状態(即ち表面に空乏 層が形成されていない状態)で保持することが必要であ る。

【0022】また、書き込み動作は、"0", "1"共 に、パルス書き込みとして消費電力を減らすことが好ま しい。"0" 書き込み時、選択トランジスタのチャネル ボディからドレインにホール電流が、ドレインからチャ ネルボディに電子電流が流れるが、チャネルボディにホ ールが注入されるととはない。

【0023】より具体的な動作波形を説明する。図8~ 図11は、選択セルによるビット線の放電の有無により データ判別を行う第1の読み出し方式を用いた場合のリ ード/リフレッシュ及びリード/ライトの動作波形であ る。

【0024】図8及び図9は、それぞれ"1"データ及 び"0"データのリード/リフレッシュ動作である。時 刻t1までは、データ保持状態(非選択状態)であり、 ワード線WLには負電位が与えられている。 時刻 t 1 で ード線電位は、"0", "1"データのしきい値Vth 0, Vth1の間に設定する。これにより、"1"デー タの場合、予めプリチャージされていたビット線VBL は放電により低電位になる。"0"データの場合はビッ ト線電位VBLは保持される。これにより"1". "0" データが判別される。

【0025】そして、時刻t2で、ワード線WLの電位 を更に高くし、同時に読み出しデータが"1"の場合に は、ビット線BLに正電位を与え(図8)、読み出しデ ータが"0"の場合はビット線BLに負電位を与える (図9)。 これにより、選択メモリセルが"1"データ の場合、5極管動作により大きなチャネル電流が流れて インパクトイオン化が起こり、チャネルボディに過剰の ホールが注入保持されて再度"1"データが書き込まれ る。"0"データの場合には、ドレイン接合が順方向バ イアスになり、チャネルボディに過剰ホールが保持され ていない "0" データが再度書き込まれる。

【0026】そして、時刻 t 3でワード線WLを負方向 にパイアスして、リード/リフレッシュ動作を終了す る。"1"データ読み出しを行ったメモリセルと同じビ 40 ット線BLにつながる他の非選択メモリセルでは、ワー ド線WLが負電位、従ってチャネルボディが負電位に保 持されて、インパクトイオン化は起こらない。"0"デ ータ読み出しを行ったメモリセルと同じピット線BLに つながる他の非選択メモリセルでは、やはりワード線♥ しが負電位に保持されて、ホール放出は起こらない。 【0027】図10及び図11は、同じ読み出し方式に よるそれぞれ"1"データ及び"0"データのリード/ ライト動作である。図10及び図11での時刻11での 読み出し動作はそれぞれ、図8及び図9と同様である。

読み出し後、時刻t2でワード線WLを更に高電位と し、同じ選択セルに"0"データを書き込む場合には同 時に、ピット線BLに負電位を与え(図10)、"1" データを書き込む場合にはビット線BLに正電位を与え る(図11)。これにより、"0"データが与えられた セルでは、ドレイン接合が順方向バイアスになり、チャ ネルボディのホールが放出される。"1"データが与え られたセルでは、ドレイン近傍でインパクトイオン化が 起とり、チャネルボディに過剰ホールが注入保持され 10 る。

【0028】図12~図15は、ビット線BLを0Vに ブリチャージし、ワード線選択後にピット線BLに電流 を供給して、ビット線BLの電位上昇速度によりデータ 判別を行う第2の読み出し方式を用いた場合のリード/ リフレッシュ及びリード/ライトの動作波形である。 【0029】図12及び図13は、それぞれ"1"デー タ及び"0"データのリード/リフレッシュ動作であ る。負電位に保持されていたワード線WLを、時刻 t 1 で正電位に立ち上げる。このときワード線電位は、図7 ワード線WLを正の所定電位に立ち上げる。このときワ 20 に示したように、"O"、"1"データのしきい値V t hO、Vthlのいずれよりも高い値に設定する。或い は・ワード線電位を、第1の読み出し方式と同様に、 "0", "1" データのしきい値Vth0, Vth1の 間に設定してもよい。そして、時刻t2でビット線に電 流を供給する。これにより、"1"データの場合、メモ リセルが深くオンしてビット線BLの電位上昇は小さく (図12)、"0"データの場合メモリセルの電流が小 さく(或いは電流が流れず)、ビット線電位は急速に上 昇する。これにより"1", "0"データが判別され 30 る。

> 【0030】そして、時刻 t 3で・読み出しデータが "1"の場合には、ビット線BLに正の電位を与え(図 12)、読み出しデータが"0"の場合はピット線BL に負の電位を与える(図13)。 これにより、選択メモ リセルが"1"データの場合、ドレイン電流が流れてイ ンパクトイオン化が起とり、チャネルボディに過剰ホー ルが注入保持されて再度"1"データが書き込まれる。 "0"データの場合には、ドレイン接合が順方向バイア スになり、チャネルボディに過剰ホールのない"0"デ ータが再度書き込まれる。

【0031】時刻t4でワード線WLを負方向にバイア スして、リード/リフレッシュ動作を終了する。 【0032】図14及び図15は、同じ読み出し方式に よるそれぞれ"1"データ及び"0"データのリード/ ライト動作である。図14及び図15での時刻t1及び t2での読み出し動作はそれぞれ、図12及び図13と 同様である。読み出し後、同じ選択セルに"0"データ を書き込む場合には、ビット線BLに負電位を与え(図 14)、"1"データを書き込む場合にはピット線BL 50 に正電位を与える(図15)。 これにより、"0"デー

(7)

タが与えられたセルでは、ドレイン接合が順方向バイア スになり、チャネルボディの過剰ホールが放出される。 "1"データが与えられたセルでは、大きなドレイン電 流が流れてドレイン近傍でインパクトイオン化が起こ り、チャネルボディに過剰ホールが注入保持される。 【0033】以上のようにこの発明によるメモリセルM Cは、他から電気的に分離されたフローティングのチャ ネルボディを持つ単純なMISトランジスタにより構成 され、4 F2 のセルサイズが実現可能である。また、フ 極からの容量結合を利用しており、ソースも固定電位で ある。即ち、読み出し/書き込みの制御は、ワード線▼ しとビット線BLで行われ、簡単である。更にメモリセ ルMCは基本的に非破壊読み出しであるので、センスア 、ンプをピット線毎に設ける必要がなく、センスアンブの レイアウトは容易になる。更に電流読み出し方式である ので、ノイズにも強く、例えばオープンピット線方式で も読み出しが可能である。また、メモリセルの製造プロ セスも簡単である。

11

1の性能向上を考えたときに重要な技術となる。 この発 明によるDRAMは、との様なSOI構造のロジックL S!との混載を行う場合にも非常に有望である。キャバ シタを用いる従来のDRAMと異なり、ロジックLSI のプロセスと異なるプロセスを必要とせず、製造工程が 簡単になるからである。

【0035】更に、この発明によるSOI構造のDRA Mは、従来の1トランジスタ/1キャパシタ型のDRA MをSOI構造とした場合に比べて、優れた記憶保持特 スタ/1キャパシタ型のDRAMをSOI 構造とする と、フローティングのチャネルボディにホールが蓄積さ れてトランジスタのしきい値が下がり、トランジスタの サブスレッショルド電流が増加する。これは記憶保持特 性を劣化させる。これに対してこの発明による1トラン ジスタのみのメモリセルでは、記憶電荷を減少させるト ランジスタパスは存在せず、データ保持特性は純粋にp n接合のリークのみで決まり、サブスレッショルドリー クという問題がなくなる。

【0036】ととまでに説明した基本的なメモリセルに 40 おいて、チャネルボディの電位の差として記憶されるデ ータ"0", "1"のしきい値電圧差をどれだけ大きく とれるかがメモリ特性にとって重要になる。との点に関 してシミュレーションを行った結果によると、ゲートか らの容量結合によるチャネルボディの電位制御を伴うデ ータ書き込みに際して、書き込み直後の"0", "1" データのチャネルボディ電位差に比べて、その後のデー タ保持状態での"0"、"1"データのチャネルボディ 電位差が小さくなることが明らかになった。そのシミュ レーション結果を次に説明する。

【0037】デバイス条件は、ゲート長しg=0.35 μm、p型シリコン層12は厚さがtSi=100n m、アクセプタ濃度がNA=5×10¹⁷/cm⁸であ り、ソース14及びドレイン15のドナー濃度がND= 5×10²⁰ / c m³、ゲート酸化膜厚が t o x = 10 nmである。

【0038】図16は、"0" データ書き込みと、その 後のデータ保持及びデータ読み出し (それぞれ瞬時で示 している) におけるゲート電位Vg、ドレイン電位V ローティングのチャネルボディの電位制御は、ゲート電 10 d、及びチャネルボディの電位VBを示している。図1 7は同じく、"1"データ書き込みと、その後のデータ 保持及びデータ読み出し(それぞれ瞬時で示している) におけるゲート電圧Vg、ドレイン電圧Vd、及びチャ ネルボディ電圧VBを示している。

> 【0039】また、時刻t6-t7のデータ読み出し動 作における"O"データのしきい値電圧VthOと.

"1" データのしきい値電圧V t h 1 を見るために、そ の時間のドレイン電流Idsとゲート・ソース間電圧V gsを描くと、図18のようになる。但し、チャネル幅 【0034】また、SOI構造は、今後のロジックLS 20 Wとチャネル長しをW/L=0.175μm/0.35 μ mとし、ドレイン・ソース間電圧をVds=0.2Vとしている。

【0040】図18から、"0" 書き込みセルのしきい 値電圧Vth0と"1" 書き込みセルのしきい値電圧V thlの差ΔVthは、ΔVth=0.32Vとなって いる。以上の解析結果から、問題になるのは、図16及 び図17において、"O"書き込み直後(時刻t3)の チャネルボディ電位がVB=-0.77V、"1" 書き 込み直後のチャネルボディ電位がVB=0.85 Vであ 性が得られるという利点がある。即ち従来の1トランジ 30 り、その差が1.62Vであるのに対し、データ保持状 態(時刻 t 6)では、"0" 書き込みセルのチャネルボ ディ電位がVB=-2.04V、"1" 書き込みセルの ボディ電位がVB=-1.6 Vであり、その差が0.4 4 Vと書き込み直後より小さくなっていることである。 【0041】 このように書き込み直後に比べて、その後 のデータ保持状態でのチャネルボディ電位のデータによ る差が小さくなる要因は、二つ考えられる。

【0042】その一つは、ゲートからチャネルボディへ の容量カップリングがデータにより異なることである。 "0" 書き込み直後(t3-t4)では、ドレインは-1. 5 V であるが、"1" 書き込み直後ではドレインが 2 Vである。従って、その後ゲート電位 V g を下げたと き、"1" 書き込みセルではチャネルが容易に消失し、 ゲート・チャネルボディ間の容量が顕在化して、次第に チャネルボディにホールが蓄積されて容量が大きくな る。一方、"0" 書き込みセルではチャネルが容易には 消失せず、ゲート・チャネルボディ間容量が顕在化しな

【0043】ゲート電位を下げ始めるより先にドレイン 50 電位を200mVにリセットすれば、上述したアンバラ ンスは解消されるかに思われる。しかしこの場合には、 "0" 書き込みを行ったセルでは、チャネルが形成され た状態でドレイン電位が上昇して3極管動作による電流 が流れる。そして、"0" 書き込みにより折角下げたチ ャネルボディ電位が、n型のドレイン及びチャネル反転 層とp型のチャネルボディとの間の容量結合により上昇 してしまい、好ましくない。

13

【0044】もう一つは、 書き込み後の時刻 t 4-t5 の間で、ソース或いはドレインとチャネルボディとの間 れが"0"、"1"データの信号量を減らす方向に作用 するととである。

【0045】そとで、上記基本メモリセルに対して、チ ャネル形成の制御を行うためのゲート(第1のゲート) とは別に、チャネルボディを容量結合により電位制御す るためのゲート (第2のゲート) を付加する。第2のゲ ートとチャネルボディとの間の容量を確保するために、 第2のゲート側の表面には、チャネル反転層が形成され るととなく、蓄積状態(アキュミュレーション状態)を を形成する。そして、第2のゲートは、例えば第1のゲ ートより低い電位で、或いは同じ電位で第1のゲートと 同期して駆動する。或いはまた第2のゲートは例えば、 ソースに与えられる基準電位或いはそれより低い電位 (nチャネルの場合であれば、負電位) に固定してもよ 63.

【0046】以下に具体的な実施の形態を説明する。 [0047] [実施の形態1]図19Aは、この発明の 実施の形態1によるメモリセルMCの構造を、図1に対 応させて示している。基本構造は、図1と同様であり、 図1と異なる点は、チャネル制御を行う第1のゲート1 3とは別に、シリコン層12にゲート絶縁膜19を介し て対向して容量結合する第2のゲート20が酸化膜11 に埋め込まれている点、及びシリコン層 12の第2のゲ ート20側の表面には、チャネル反転層が形成されない 程度の高浪度のp⁺型層21を形成している点である。 すなわち、シリコン層12には、このシリコン層12と 同じ導電型で、且つ、シリコン層12の不純物濃度より も高い不純物濃度を有する、p * 型層21が形成されて いる。とのp*型層21が存在することにより、第1の 40 9Cに破線で示したように、2F×2F=4F'とな ゲート13と第2のゲート20に正の電位を印加して書 き込みを行う場合でも、第1のゲート13側のチャネル ボディにはチャネルが形成されるが、第2のゲート20 側のチャネルボディにはチャネルが形成されにようにな

【0048】なお、この実施の形態のメモリセルMCに おいては、ゲート絶縁膜19は、第1のゲート13側の ゲート絶縁膜16と同じ膜厚としている。

【0049】実際のメモリセルアレイ構成では、図19 Aに示すメモリセルMCが複数個マトリクス配列され、

第1のゲート13は第1のワード線WL1として連続的 に形成され、第2のゲート20はこれと並行する第2の ワード線WL2として配設される。

【0050】図19Bは、この様なメモリセルMCを複 数、マトリクス配列したメモリセルアレイの等価回路を 示している。一方向に並ぶ複数のメモリセルMCの第1 のゲート (G1) 13は、第1のワード線WL1に接続 され、第2のゲート(G2)20は、第2のワード線W L2に接続される。 これらのワード線WL1、WL2と のpn接合の容量でチャネルボディ電位が影響され、と 10 交差する方向に、メモリセルMCのドレインが接続され るビット線BLが配設される。全メモリセルMCのソー ス15は固定電位線(接地電位線VSS)に接続され る。

【0051】図19Cは、メモリセルアレイのレイアウ トを示し、図19D、図19Eはそれぞれ図19CのA -A', B-B'線断面を示している。p型シリコン層 12は、シリコン酸化膜22の埋め込みにより、格子状 にパターン形成される。即ちドレイン14を共有する二 つのトランジスタの領域がワード線WL1、WL2の方 保つように、チャネルボディと同じ導電型の高濃度領域 20 向にシリコン酸化膜22により素子分離されて配列され る。或いはシリコン酸化膜22の埋め込みに代わって、 シリコン層 12をエッチングすることにより、横方向の 素子分離を行っても良い。第1のゲート13及び第2の ゲート20は、一方向に連続的に形成されて、これらが ワード線WL1及びWL2となる。ソース15は、ワー ド線WL1, WL2の方向に連続的に形成されて、これ が固定電位線(共通ソース線)となる。トランジスタ上 は層間絶縁膜17で覆われこの上にビット線(BL)1 8が形成される。ピット線18は、二つのトランジスタ 30 で共有するドレイン14にコンタクトして、ワード線♥ L1、WL2と交差するように配設される。

> 【0052】とれにより、各トランジスタのチャネルボ ディであるシリコン層 12は、底面及びチャネル幅方向 の側面が酸化膜により互いに分離され、チャネル長方向 にはpn接合により互いに分離されて、フローティング 状態に保たれる。

> 【0053】そしてとのメモリセルアレイ構成では、ワ ード線WL1、WL2およびビット線BLを最小加工寸 法Fのピッチで形成したとして、単位セル面積は、図1 る。

【0054】この様な構成として、先に基本メモリセル を用いて説明したと同様の動作を行う。このとき、第2 のワード線WL2は、第1のワード線WL1と同期し て、第1のワード線WL1より低い電位で駆動するもの する。この様に、第2のゲート20を第1のゲート13 と共に駆動することにより、しきい値電圧差の大きい "0"、"1"データ書き込みができる。即ち、第2の ゲート20をデータ保持状態では負電位にして、"1" 50 データの蓄積状態を良好に保持しながら、データ書き込 み時にその電位を上昇させることにより、容量結合によ りチャネルボディ電位を上昇させて、データ書き込みを 確実にすることができる。

15

【0055】すなわち、"0"データ書き込みの場合 に、第1のゲート13に正の電位を印加するが、そうす ると、チャネルボディの第1のゲート13側にチャネル 反転層が形成される。しかし、チャネル反転層が形成さ れると、このチャネル反転層が阻害要因となり、第1の ゲート13によるチャネルボディへの容量結合が弱くな る。とのため、第1のゲート13に正の電位を印加して 10 もチャネルボディの電位を十分に上昇させることができ なくなってしまう。

【0056】しかし、この実施の形態では、第2のゲー ト20にも正の電位を印加することにより、チャネルボ ディの電位を十分に上昇させることができる。なぜな ら、p⁺ 型層21が形成されているため、チャネルボデ ィの第2のゲート20側にはチャネル反転層が形成され ず、したがって、第2のゲート20に正の電位を印加す るととにより、容量結合でチャネルボディの電位を十分 に上昇させることができるのである。このため、的確な 20 トをシリコン層の同じ面に別々に配置することもでき "0"データ書き込みが可能である。

【0057】また、非選択の第1のワード線WL1の電 位を下げることでデータ保持を行うが、このとき対をな す第2のワード線WL2の電位も下げてチャネルボディ 電位を低く制御することにより、同じビット線に接続さ れた他のセルで"0"データ書き込みを行う場合に、

"1" データを保持する非選択セルでのデータ破壊が確 実に防止される。更に、"1"書き込みビット線に接続 される非選択の"0"データセルでは、表面ブレークダ ウンやGIDL電流によるデータ破壊の懸念があるが、 この実施の形態の場合、第2のワード線によりチャネル ボディ電位を下げることで、これらの懸念も解消され

【0058】更に、"0"書き込み時、ピット線の電位 を大きく下げると、ソースからビット線に電流が流れる が、との実施の形態の場合、第2のゲート20によりチ ャネルボディ電位を上昇せしめるため、ビット線電位を それほど下げる必要がない。例えばビット線電位をソー スの基準電位と同じ程度として、ソースからビット線に 流れる電流を抑制することが可能である。

【0059】またデータ読み出し時は、誤まって"1" 書き込みにならないように、3極管動作させることが必 要である。とのため、ビット線電位は"1"書き込み時 より低いが、このためドレインとチャネルボディ間の空 乏層の伸びは、"1" 掛き込み時より小さく、従ってビ ット線とチャネルボディの容量結合が大きくなる。この ことは、書き込み時にチャネルボディに注入されたキャ リアが容量再分配されて、チャネルボディ電位の低下の 原因となる。この実施の形態においては、第2のゲート 20による制御によって、チャネルボディの多数キャリ 50 【0067】これらの図から分かるように、ゲート13

ア蓄積状態を良好に保持することができる。

【0060】なお、上の説明では、第1のゲート13に 対して第2のゲート20を低い電位で駆動するようにし たが、第2のゲート20側のチャネルボディ表面にはp * 型層21を形成しているため、第2のゲート20を第 1のゲート13と同じ電位で駆動してもチャネル反転層 が形成されることはなく、チャネルボディに対して大き な容量結合で電位制御することができる。

【0061】また、第1のゲート13側のゲート絶縁膜 16と第2のゲート20側のゲート絶縁膜19は、厚み が同じでなくてもよく、必要とする容量結合の大きさに 応じてそれぞれ最適設定することができる。

【0062】また、この実施の形態では、第1のゲート 13と第2のゲート20をシリコン層の上下面に対向さ せたが、同じ面に対向させるようにしてもよい。具体的 には、第1のゲートと第2のゲートを一体として配設 し、チャネル領域の一部にチャネル反転層の形成を防止 する高濃度領域を形成することにより、上記実施の形態 と同様の動作が可能になる。第1のゲートと第2のゲー

【0063】図19Fは、第1のゲート13と第2のゲ ート20を一体にしたメモリセルMCの構成を示す斜視 図であり、図19Gは、図19FのA-A'断面を示し ており、図19Hは、図19FのB-B'断面を示して

【0064】とれらの図から分かるように、との例で は、第2のゲート20は形成されておらず、第1のゲー ト13が第2のゲート20と同様の役割を果たすように 30 している。このために、シリコン層12の表面側半分の 領域に、高濃度のp⁺型層21が形成されている。すな わち、この例では、シリコン層 1 2 が不純物濃度の低い p - 型の領域として形成されており、p + 型層21がと れよりも不純物濃度が高いp⁺型の領域として形成され

【0065】p*型層21は、その平面視において、シ リコン層 12のおよそ半分の領域に形成されている。p * 型層21の深さは、ゲート絶縁膜16と酸化膜11と の間の位置まで形成されている。あるいは、酸化膜11 40 まで届いても構わない。とのp⁺型層21を形成する大 きさは任意であり、第1のゲート13を駆動した場合に チャネル反転層が形成されないようにして、チャネルボ ディに対して大きな容量結合で電位制御できればよい。 【0066】図19 Iは、図19 Fに示したメモリセル MCをマトリクス状に配置したメモリセルアレイのレイ アウトを示す図であり、図190に対応する図である。 図19」は、図191のA-A 断面を示す図であり、 図19Kは、図191のB-B 断面を示す図であり、 図19しは、図191のC-C'断面を示す図である。

は一方向に連続的に形成されて、1つのワード線WLと なる。但し、この例では、上述した第2のゲート20が 存在しないので、第2のワード線WL2は形成されてい ない。ビット線18は、二つのトランジスタで共有する ドレイン14にコンタクトして、ワード線WLと交差す るように配設される。そして、ドレイン14及びソース 15の間のチャネルボディにおけるワード線WL側の一 部に、p⁺型層21が形成される。

17

【0068】なお、このメモリセルMCにおいては、図 面方向において、ドレイン領域14とソース領域15に 接するように形成されている。但し、必ずしもp * 型層 21は、ドレイン領域14とソース領域15に接してい なくともよい。

【0069】そのような例を、図19M及び図19Nに 示す。図19Mは、メモリセルMCの構成を示す斜視図 であり、図19Fに対応する図である。図19Nは、図 19 MにおけるB-B 断面を示す図であり、図19 H に対応する図である。図19MにおけるA-A'断面 は、先に示した図19Gと同様である。

【0070】 これら図19M及び図19Nに示すよう に、p* 型層21は、ドレイン領域14とソース領域1 5と接していない。このようにすることにより、このメ モリセルMCのリテンション時間が短くなってしまうの を、回避することができる。より詳しく説明すると、p *型層21とn型のドレイン領域14とソース領域15 とが直接的に接すると、pn接合に逆バイアスが印加さ れた場合の空乏層の延びが小さくなってしまう。する と、電界の強さが大きくなり、pn接合部分のリーク電 ることのできる時間であるリテンション時間が短くなっ てしまうのである。

【0071】 これに対して、図19M及び図19Nに示 すように、p⁺ 型層21をドレイン領域14とソース領 域15と接しないように形成することにより、このよう な事態を回避することができる。つまり、p⁺型層21 がドレイン領域14とソース領域15と接する場合と比 べて、メモリセルMCのリテンション時間を長くすると とができるのである。

によるメモリセルMCの構造である。図19Aの実施の 形態と異なりこの実施の形態では、第2のゲート20 は、配線としてパターニングされず、セルアレイ領域全 体をカバーするように共通のゲート(バックプレート) として配設される。すなわち、第2のゲート20は、と のメモリセルアレイ内にあるすべてのMISトランジス タに共通に設けられている。この様な構造とすれば、第 2のゲート20と第1のゲート13の位置合わせが不要 であり、製造プロセスが簡単になる。

例えばソース電位或いはそれより低い電位に固定して、 先の基本メモリセルで説明したと同様の動作を行う。と の場合にも、第1のゲート13 (ワード線WL) の振幅 を大きくすることにより、"0"、"1"データの信号 差を大きくすることができる。即ち、第2のゲート20 を固定電位でチャネルボディに容量結合させると、第1 のゲート13からのチャネルボディに対する容量結合は 基本メモリセルの場合に比べて容量分割により小さくな る。しかしその分、第1のゲート13の駆動振幅を上げ 19 Hに示すように、p⁺ 型層2 1は、そのB-B' 断 10 ることによって、第1のゲート13によるチャネルボデ ィの電位を、"0"、"1"データについて大きな差の ない状態で制御することができ、データ保持状態で "0", "1" データのしきい値電圧差を大きくすると とが可能になる。

> 【0074】 [実施の形態3] 図21は、実施の形態3 によるメモリセルアレイのレイアウトを示し、図22は そのA-A'断面を示している。ことまでの実施の形態 では、フローティングのチャネルボディを持つトランジ スタを作るためにSOI基板を用いたのに対し、この実 20 施の形態では、いわゆるSGT (Surroundin g GateTransistor)構造を利用して、 フローティングのチャネルボディを持つ縦型MISトラ ンジスタによりメモリセルを構成する。

【0075】シリコン基板10には、RIEにより、縦 横に走る溝を加工して、p型柱状シリコン30が配列形 成される。 これらの各柱状シリコン30の両側面に対向 するように、第1のゲート13と第2のゲート20が形 成される。第1のゲート13と第2のゲート20は、図 22の断面において、柱状シリコン30の間に交互に埋 流が増加してしまい、メモリセルMCがデータを保持す 30 め込まれる。第1のゲート13は、側壁残しの技術によ り、隣接する柱状シリコン30の間で隣接する柱状シリ コン30に対して独立したゲート電極として分離形成さ れる。一方第2のゲート20は、隣接する柱状シリコン 30の間にとれらが共有するように埋め込まれる。第 1, 第2のゲート13, 20はそれぞれ、第1, 第2の ワード線WL1, WL2として連続的にパターン形成さ

【0076】柱状シリコン30の上面にn型ドレイン拡 散層14が形成され、下部には全セルで共有されるn型 【0072】[実施の形態2]図20は、実施の形態2 40 ソース拡散層15が形成される。また柱状シリコン層3 0の第2のゲート20側の側面には、p*型層21が形 成される。これにより、各チャネルボディがフローティ ングである縦型トランジスタからなるメモリセルMCが 構成される。ゲート13,20が埋め込まれた基板には 層間絶縁膜17が形成され、この上にピット線18が配 設される。

【0077】この実施の形態によっても、先の各実施の 形態と同様の動作ができる。この実施の形態によれば、 SOI基板を用いる必要がなく、従ってメモリセルのみ 【0073】この様な構成として、第2のゲート20を 50 縦型トランジスタによるフローティングのチャネルボデ

ィを持たせ、セルアレイ以外のセンスアンプ、トランス ファゲート、ロウ/カラムデコーダ等の周辺回路は通常 の平面型トランジスタを用いることができる。このた め、SO! 基板を用いた場合のように、チャネルボディ 浮遊効果による回路の不安定性がなくすために周辺回路 トランジスタのチャネルボディ電位を固定するためのコ ンタクトを形成するという必要がなく、それだけ周辺回 路部の面積縮小が可能になる。

19

【0078】[実施の形態4]図23及び図24は、実 施の形態3と同様のSGT構造を用いた実施の形態のセ 10 ルアレイのレイアウトとそのA - A' 断面を、図21及 び図22に対応させて示している。実施の形態3との相 違は、ゲート13と20とが一体に柱状シリコン層30 の周囲を取り巻いて、共通のワード線▼しとして配設さ れていることである。柱状シリコン層30のゲート20 が対向する側面には、実施の形態3と同様に、p*型層 21が形成されている。

【0079】 この実施の形態の場合、ゲート13,20 は、ワード線WLとして一体に同電位で駆動されること になる。ゲート20側はp⁺型層21があるためにチャ 20 ネル反転層が形成されることはなく、従ってワード線♥ しは大きな容量でチャネルボディに結合して、その電位 を制御することができる。このp⁺型層21が形成され る面は、柱状シリコン層30の1つの面に限られるもの ではなく、2つの面、3つの面に形成するようにしても よい。つまり、p*型層21は、柱状シリコン層30の 一つ以上の面に形成されていればよい。

【0080】[実施の形態5]図25Aは、"0"デー タ書き込みの信頼性の改善を可能とした実施の形態のメ 施の形態のメモリセル構造が図1と異なる点は、ゲート 13がドレイン14に対してオフセットを持つようにし ていることである。すなわち、チャネルボディ側のソー ス15上には、ゲート絶縁膜16を介して、ゲート13 が形成されている。つまり、ゲート13のソース15に 対する重なり量は正である。これに対して、ドレイン1 4上には、ゲート13が形成されていない。つまり、ゲ ート13のドレイン14に対する重なり量は負である。 【0081】とれは、図25Aに示したように、ドレイ ン14及びソース15のイオン注入を斜めイオン注入と 40 することにより、容易に実現することができる。或いは 斜めイオン注入によらず、ドレイン側のゲート側壁にの み側壁絶縁膜を形成した状態で通常のイオン注入を行う ことによっても、同様のオフセット構造を得ることがで きる。その他は、図1と変わらない。

【0082】上述した実施の形態におけるメモリセルで は、"0" 書き込みは、ドレイン領域14とチャネルボ ディの間に順パイアスを与えて、チャネルボディの多数 キャリアをドレイン領域14に放出させる。この場合、

転層が形成されてこれがゲート13とチャネルボディの 間のシールド層となり、チャネル反転層とチャネルボデ ィとの間の容量結合が大きくなる。との結果、ドレイン 領域14を負電位から0Vに戻すときに、チャネル反転 層とチャネルボディの容量結合によりチャネルボディ電 位が上昇し、十分に"0"書き込みができなくなる可能 性がある。また、チャネル反転層のためにゲート13と チャネルボディの間の容量が小さくなるため、ビット線 の影響をより大きく受けやすくなる。更にチャネル反転 層が形成されると、チャネル電流(nチャネルの場合電 子電流)が流れる。このチャネル電流は、書き込み動作 には無用の電流であり、書き込み電力の増大を招くだけ でなく、もしインパクトイオン化が生じれば、"1" 鸖 き込みモードとなり、"0" 書き込みの信頼性が低下す

【0083】 これに対して、図25Aに示すように、ド レイン側にオフセット構造を持たせると、ドレイン領域 14に正電位が与えられてドレイン接合が逆バイアスと なる通常のトランジスタ動作の場合は、図25Bに示す ように、ドレイン領域14から拡がる空乏層DLがゲー ト13直下まで延びる。このため、ゲート13に正の電 圧を印加することにより、ドレイン領域14からの空乏 層DLとソース領域15との間にチャネル反転層CHが 形成され、ドレイン領域14とソース領域15との間に チャネル電流が流れる状態になる。つまり、図25Aに 示すメモリセルMCは、図26に示すように、MISト ランジスタとして、正常動作する。この図26は、ドレ イン領域14に印加される電圧Vdと、ソース/ドレイ ン間を流れる電流 I d との関係を示すグラフを示してい モリセルMCの構造を、図1に対応させて示す。この実 30 る。そして、ゲート13に印加される電圧Vgを変化さ せた場合の特性を示している。

> 【0084】しかし、ドレイン領域14に負電位が与え られた場合には、トランジスタ動作としてはドレイン、 ソースの機能が逆となり、図25Cに示すように、空乏 層D Lはソース領域 15 側に形成されるとともに、チャ ネル反転層CHがソース領域14から離れて形成され る。とのため、図26に示すように、ドレイン領域14 とソース領域15との間にチャネル電流が殆ど流れな いしょ

【0085】従ってこの実施の形態によると、"0" 書 き込み時(つまり、図25Cに示すように、ドレイン領 域14とチャネルボディとの間に順バイアスを与えた 時)、ドレイン領域14とチャネルボディとの無用な容 **量結合によるチャネルボディ電位の上昇が抑えられ、**

"0" 書き込みマージンを上げることができる。また "0" 書き込み時に無用なチャネル電流を抑えて、ビッ ト線BLに流れる書き込み電流を低減し、書き込み電力 を低減することができる。

【0086】上では、逆方向について殆ど電流が流れな 図1に示した通常のトランジスタ構造では、チャネル反 50 い場合について述べたが、チャネル電流に10%以上の 差がつく軽い非対称性を持たせることで、同様に電流低 減等の効果が得られる。また、ドレイン領域14側にオ フセットを持たせるのは、ソース、ドレイン逆転時のチ ャネル電流を非対称とする手段の一つであり、ソース、 ドレインの順逆時のチャネル電流に非対称を与えるため に他の手法を用いることもできる。 すなわち、MISト ランジスタが、ソース領域15からドレイン領域14へ チャネル電流が流れる場合と、ドレイン領域14からソ ース領域 15ヘチャネル電流が流れる場合とで、同じ電 うにすればよい。

21

【0087】[実施の形態6]図27及び図28はそれ ·ぞれ、図19A及び図20のメモリセルMCについて、 同様にゲートオフセット構造を導入した実施の形態を示 している。この実施の形態によっても同様に、"0" 書 き込み時の無用な電流を低減することができる。

【0088】図29A及び図29Bは、SGT構造を用 いたメモリセルMCについて、同様にゲートオフセット 構造を導入した実施の形態を示している。 図29 Aは、 アレイのレイアウトを示す平面図であり、図29Bは、 図29AのA-A'断面を示す図である。これら図29 A及び図29Bに示すように、ゲート13は柱状シリコ ン層30を取り巻く一体のものである。また、柱状シリ コン30には、p*型層21の髙濃度領域は形成されて いない。

【0089】図29日に示すように、柱状シリコン層3 0におけるチャネルボディ側のソース15の周囲には、 ゲート絶縁膜を介して、ゲート13が形成されている。 つまり、ゲート13のソース15に対する重なり量は正 30 能である。 である。とれに対して、柱状シリコン層30におけるド レイン14の周囲には、ゲート13が形成されていな い。つまり、ゲート13のドレイン14に対する重なり 量は負である。

【0090】図30Aは、図21及び図22の実施の形 態3において、ゲートオフセット構造を導入したメモリ セルで構成されたメモリセルアレイのレイアウトを示す 平面図である。図30Bは、図30AにおけるA-A' 断面を示す図である。これら図30A及び図30Bに示 すように、第1のゲート13は、ソース領域15側にシ 40 造の場合にも同様に適用が可能である。 フトして形成されている。 すなわち、柱状シリコン層3 0におけるソース15の側面には、ゲート絶縁膜を介し て、第1のゲート13が形成されている。つまり、第1 のゲート13のソース15に対する重なり量は正であ る。これに対して、柱状シリコン層30におけるドレイ ン14の側面には、第1のゲート13が形成されていな い。つまり、第1のゲート13のドレイン14に対する 重なり量は負である。それ以外の構成は、上述した実施 の形態3と同様であり、第1のゲート13と第2のゲー ト20は、別々のワード線として配設されている。

【0091】図30Cは、図23及び図24の実施の形 態4において、ゲートオフセット構造を導入したメモリ セルにより構成されたメモリセルアレイのレイアウトを 示す平面図である。図30Dは、図30CにおけるA-A'断面を示す図である。これら図30C及び図30D に示すように、第1のゲート13は、ソース領域15側 にシフトして形成されている。すなわち、柱状シリコン 層30におけるソース15の側面には、ゲート絶縁膜を 介して、第1のゲート13が形成されている。つまり、 位をゲート13に与えた場合でも異なる特性を有するよ 10 第1のゲート13のソース15に対する重なり量は正で ある。これに対して、柱状シリコン層30におけるドレ イン14の側面には、第1のゲート13が形成されてい ない。つまり、第1のゲート13のドレイン14に対す る重なり量は負である。それ以外の構成は、上述した実 施の形態4と同様であり、第1のゲート13と第2のゲ ート20は、共通のワード線として配設されている。 【0092】との実施の形態6によっても同様に、 "0" 書き込み時の無用な電流をなくすことができる。 【0093】[実施の形態7]ととまでの実施の形態で そのようなメモリセルMCにより構成されたメモリセル 20 は、"1"書き込みにはドレイン接合近傍でのインパク トイオン化による基板電流を利用したが、インパクトイ オン化に代わり、ゲートにより誘起されるドレインリー

ク電流、いわゆるGIDL電流を利用することもでき る。図31は、ゲート長/ゲート幅=0.175 µm/ 10μmのMISFETでのゲート電圧-ドレイン電流 特性を示している。ゲート長が短くなると、図示のよう にゲート電圧Vgが負の領域で正のドレイン電圧Vdが かかると、大きな基板電流が流れる。これが、GIDL 電流であり、これを利用することで"1" 書き込みが可

【0094】図32は、GIDL電流を利用した"1" 書き込み/読み出しの動作波形を示している。インパク トイオン化を利用する場合と異なり、"1" 書き込み 時、ゲート電圧Vgを負、ドレイン電圧Vdを正にす る。これにより、GIDL電流により、チャネルボディ にホールを注入蓄積することができる。

【0095】なおGIDL電流を利用する"1"書き込 み方式は、図1に示した基本メモリセル構造はもちろ ん、図19A以下に示した各実施の形態のメモリセル構

【0096】[実施の形態8]図33、図34A及び図 34Bは、シリコン層12を絶縁膜11上で凸型のスト ライブ状に形成した実施の形態である。図33は、その ようなメモリセルによるメモリセルアレイのレイアウト を示す平面図であり、図34Aは図33におけるA-A' 断面を示す図であり、図34Bは図33におけるB - B'断面を示す図である。

【0097】との場合、ゲート13は、上記各実施の形 態の第1のゲートと第2のゲートを一体に形成したもの 50 ということができ、凸型シリコン層12の上面と両側面 (13)

に対向させる。具体的にとの構造は、素子分離絶縁膜24の埋め込み時に、シリコン層12が突出した状態に埋め込むことにより、得られる。そして、シリコン層12のゲート13が対向する3面のうち、例えば両側面にp*型層21を形成して、とこをチャネル反転層が形成されない容量結合部とする。なお、p*型層21は、シリコン層12の上面及び両側面からなる3つの面のうち、一つ以上の面に形成されていればよい。

23

【0098】 これにより、先の各実施の形態と同様の動作ができる。

【0099】 [実施の形態9] 上述した各実施の形態によれば、一つのMISトランジスタを1ビットのメモリセルMCとして、ダイナミック記憶ができるメモリセルアレイが構成される。そして、上述したように、第1のゲート13ど第2のゲート20とを別々に形成した場合、第1のワード線WL1と第2のワード線WL2は異なる電位で同期駆動してもよいし、同じ電位で同期駆動してもよい。

【0100】図35A及び図35Bは、データ書き込み時のワード線WL1、WL2及びピット線BLの電圧波 20形を示している。対をなす第1のワード線WL1と第2のワード線WL2は同期して駆動する。図35Aは、第1のゲート13と第2のゲート20とを別々に形成した場合に、第2のゲート20を第1のゲート13より低い電位で制御して、チャネルボディの第2のゲート20側に多数キャリア蓄積を可能とするものである。一方、図35Bは、第1のゲート13と第2のゲート20側に多数キャリア蓄積を可能とするものである。この図35Bの電圧波形は、第1のゲート13と第2のゲート20側に多数キャリア蓄積を可能とするものである。この図35Bの電圧波形は、第1のゲート13と第2のゲート230とを共通に形成した場合にも、同様に適用される。【0101】図35Aの場合、"1"データ書き込み時、選択された第1のワード線WL1に基準電位VSS

時、選択された第1のワード線WL1に基準電位VSSより高い正の電位VWL1Hを与え、同時に選択された第2のワード線WL2にはそれより低い電位VWL2H(図の例では基準電位VSSより高い正電位)を与え、選択されたビット線BLには、基準電位VSSより高い正の電位VBLHを与える。これにより、選択されたメモリセルMCにおいて、5極管動作によるインパクトイオン化が生じ、ホールがチャネルボディに蓄積される。【0102】データ保持は、第1のワード線WL1に基準電位VSSより低い負の電位VWL1Lを与え、第2のワード線WL2にはそれより更に低い電位VWL2Lを与える。これにより、チャネルボディに過剰ホールを蓄積した状態である"1"データを保持する。

【0 1 0 3 】 "0" データ書き込み時は、選択された第 1及び第2のワード線WL1及びWL2にそれぞれ

"1"書き込み時と同様の電位VWL1H及びVWL2 Hを与え、選択されたビット線BLには基準電位VSS より低い負の電位VBLLを与える。これにより、選択 されたメモリセルMCにおいて、ドレイン接合が順バイアスになり、チャネルボディのホールがドレイン14に 排出されて、チャネルボディ電位の低い状態である "0" データが書かれる。

【0104】図35Bの場合、"1"データ書き込み時、選択された第1及び第2のワード線WL1及びWL2に基準電位VSSより高い正の電位VWLHを与え、選択ビット線BLには、基準電位VSSより高い正の電位VBLHを与える。これにより、選択されたメモリセ10ルMCにおいて、5極管動作によるインパクトイオン化が生じ、ホールがチャネルボディに蓄積される。

【0105】データ保持は、第1及び第2のワード線W L1及びWL2に基準電位VSSより低い負の電位VW LLを与える。これにより、チャネルボディに過剰ホールを蓄積した状態である"1"データを保持する。

【0107】次に、この実施の形態におけるロウデコーダとワード線ドライバの具体的な回路構成の一例を説明する。図35Cは、ロウデコーダの一例と、図35Bに示したワード線WL1、WL2の電圧波形を生成するためのワード線ドライバWDDV1の一例を示す図である。

【0108】 この図35 Cに示すように、ロウデコーダ RDECは、NAND回路C10により構成されており、ワード線ドライバWDDV1は、インバータ回路C11と、レベル変換回路C13と、レベル変換回路C13と、出力バッファ回路C14とにより構成されている。この構成により、ロウデコーダRDECにより選択されたワード線ドライバWDDV1は、ハイレベルの電位を、正の電位VCCより高い電位であるVWLHに変換して、ワード線WL1、WL2に供給する。

【0109】より具体的には、NAND回路C10に 40 は、ロウアドレス信号RADDとワード線イネーブル信 号WLENとが、入力される。選択されたワード線WL 1、WL2に対応するワード線ドライバWDDV1に は、すべてハイレベルのロウアドレス信号RADDと、 ハイレベルのワード線イネーブル信号WLENが入力さ れる。したがって、選択されたワード線WL1、WL2 に対応するワード線ドライバWDDV1のNAND回路 C10の出力は、ローレベル、つまり基準電位VSSに なる。NAND回路C10の出力は、インバータ回路C 11に入力される。

より低い負の電位VBLLを与える。とれにより、選択 50 【0110】とのインバータ回路C11は、入力された

(14)

信号を反転して出力する。したがって、選択されたワー ド線ドライバWDDV1においては、インバータ回路C 11の出力はハイレベル、つまり正の電位VCCにな る。このインバータ回路C11の出力は、レベル変換回 路C12とレベル変換回路C13とに入力される。ま た、レベル変換回路C12とレベル変換回路C13に は、NAND回路C10の出力も、入力される。

25

【0111】このレベル変換回路C12及びレベル変換 回路C13の出力は、出力バッファ回路C14に入力さ れる。レベル変換回路C12と出力バッファ回路C14 10 ランジスタPM14、PM15と、n型MOSトランジ とにより、インバータ回路C11のハイレベル出力電位 であるVCCの出力を、VCCよりも高い正の電位であ るVWLHに変換して、ワード線WL1、WL2に供給 する。また、レベル変換回路Cl3と出力パッファ回路 C14とにより、インパータ回路C11のローレベル出 力電位であるVSSの出力を、VSSよりも低い電位で あるVWLLに変換して、ワード線WL1、WL2に供 給する。

【0112】との実施の形態においては、レベル変換回 路C12は、p型MOSトランジスタPM10、PM120ゲート蝸子には、電位VSSが入力されている。このた 1と、n型MOSトランジスタNM10、NM11と を、備えて構成されている。p型MOSトランジスタP M10、PM11のソース端子は、それぞれ、電位VW LHの供給線に接続されており、そのドレイン端子は、 それぞれ、n型MOSトランジスタNM10、NM11 のドレイン端子に接続されている。また、p型MOSト ランジスタPM10のゲート端子は、p型MOSトラン ジスタPM11とn型MOSトランジスタNM11の間 のノードに接続されており、p型MOSトランジスタP Mllのゲート端子は、p型MOSトランジスタPMl 30 0とn型MOSトランジスタNM10の間のノードに接 続されている。

【0113】n型MOSトランジスタNM10のゲート 端子には、インバータ回路C11の出力が入力され、n 型MOSトランジスタNM11のゲート端子には、NA ND回路C10の出力が入力される。 これらn型MOS トランジスタNM10、NM11のソース端子は、ぞれ ぞれ、電位VSSの供給線に接続されている。

【0114】一方、レベル変換回路C13は、p型MO ンジスタNM12、NM13とを、備えて構成されてい る。p型MOSトランジスタPM12、PM13のソー ス端子は、それぞれ、電位VCCの供給線に接続されて おり、そのドレイン端子は、それぞれ、n型MOSトラ ンジスタNM12、NM13のドレイン端子に接続され ている。また、p型MOSトランジスタPM12のゲー ト端子には、インバータ回路C11の出力が入力され、 p型MOSトランジスタPM13のゲート端子には、N AND回路C10の出力が入力される。

端子は、p型MOSトランジスタPM13とn型MOS トランジスタNM13との間のノードに接続されてお り、n型MOSトランジスタNM13のゲート端子は、 p型MOSトランジスタPM12とn型MOSトランジ スタNM12との間のノードに接続されている。また、 これらn型MOSトランジスタNM12、NM13のソ ース端子は、それぞれ、電位VWLLの供給線に接続さ れている。

【0116】出力バッファ回路C14は、p型MOSト スタNM14、NM15とを、直列的に接続することに より、構成されている。

【0117】p型MOSトランジスタPM14のソース 端子は、電位VWLHの供給線に接続されており、その ·ゲート端子は、レベル変換回路C12におけるp型MO SトランジスタPM11のゲート端子に接続されてい る。p型MOSトランジスタPM14のドレイン端子 は、p型MOSトランジスタPM15のソース端子に接 続されている。とのp型MOSトランジスタPM15の め、p型MOSトランジスタPM15は、ノーマリーオ ンのMOSトランジスタとなる。また、p型MOSトラ ンジスタPM15のドレイン端子は、n型MOSトラン ジスタNM14のドレイン端子に接続されている。これ らp型MOSトランジスタPM15とn型MOSトラン ジスタNM14との間のノードから、ワード線WL1、 WL2を駆動するための電圧が出力される。

【0118】n型MOSトランジスタNM14のゲート 端子には、電位VCCが供給されている。このため、n 型MOSトランジスタNM14は、ノーマリーオンのM OSトランジスタとなる。n型MOSトランジスタNM 14のソース端子は、n型MOSトランジスタNM15 のドレイン端子に接続されている。とのn型MOSトラ ンジスタNM15のゲート端子は、レベル変換回路C1 3におけるn型MOSトランジスタNM13のゲート端 子に接続されている。また、n型MOSトランジスタN M15のソース端子は、電位VWLLの供給線に接続さ れている。

【0119】以上のような構成のロウデコーダRDEC SトランジスタPM12、PM13と、n型MOSトラ 40 とワード線ドライバWDDV1を用いて、図35Bに示 す電位VWLH、VWLLを生成し、ワード線WL1、 WL2に供給する。なお、図35Cにおいては、各MO Sトランジスタでバックゲート接続がなされているが、 これは必ずしも必要なものではない。

【0120】なお、このワード線ドライバWDDV1の 出力バッファ回路C14は、ノーマリーオンのMOSト ランジスタPM15、NM14を備えているが、これ は、MOSトランジスタPM14、NM15に、直接、 電位VWLHと電位VWLLの電位差が印加しないよう 【0115】n型MOSトランジスタNM12のゲート 50 にするためである。すなわち、ノーマリーオンのMOS

トランジスタPM15、NM14により、そのしきい値 落ちをする分の電圧だけ、電位差が減少する。したがっ て、直接との電位差が、MOSトランジスタPM14、 PM15に印加されてもよいのであれば、MOSトラン ジスタPM15、NM14は、図35Dに示すように、 省略することも可能である。

27

【0121】とれら図35C又は図35Dに示したロウ デコーダR DECとワード線ドライバWDDV1とを、 メモリセルアレイMCAに配置したレイアウト図を、図 ライバWDDV1のレイアウトピッチが、ワード線WL 1、WL2の配線ピッチと一致する場合は、メモリセル アレイMCAの片側に、ロウデコーダRDECとワード 線ドライバWDDV1とを配置することができる。

【0122】これに対して、ワード線ドライバWDDV 1のレイアウト面積が大きくなり、ワード線ドライバ♥ DDV1のレイアウトピッチを、ワード線WL1、WL 2の配線ピッチに一致させることができない場合、図3 5下に示すようなレイアウトが考えられる。すなわち、 メモリセルアレイMCAの両側にロウデコーダRDEC 20 子は、電位VWL2Lの供給線に接続されている。 とワード線ドライバWDDV1とを配置し、例えば、メ モリセルアレイMCAの左側のロウデコーダRDECと ワード線ドライバWDDV1で、奇数番目のワード線W L1、WL2のデコードと駆動を行い、メモリセルアレ イMCAの右側のロウデコーダR DECとワード線ドラ イバWDDV1で、偶数番目のワード線WL1、WL2 のデコードと駆動を行うようにする。

【0123】次に、図35Aに対応するロウデータとワ ード線ドライバの回路構成を説明する。 図35Gは、ロ ウデコーダの一例と、図35Aに示したワード線WL 1、WL2の電圧波形を生成するためのワード線ドライ バWDDV2の一例を示す図である。

【0124】この図35Gに示すように、ロウデコーダ RDECは、NAND回路C10により構成されてお り、ワード線ドライバWDDV2は、インバータ回路C 11と、レベル変換回路C22と、レベル変換回路C2 3と、出力バッファ回路C24と、レベル変換回路C2 5と、出力バッファ回路C26とにより構成されてい る。 ここでの電圧の高低関係は、図35Aの例に従っ τ , VWL1H>VWL2H>VSS>VWL1L>V 40 WL2Lである。

【0125】図35Cと異なる点のみ説明すると、レベ ル変換回路C22は基本的に図35Cのレベル変換回路 C12と同様の構成であり、p型MOSトランジスタP M20、PM21と、n型MOSトランジスタNM2 0、NM21とを備えている。但し、p型MOSトラン ジスタPM20、PM21のソース端子は、電位VWL 1 Hの供給線に接続されている。

【0126】レベル変換回路C23も、基本的に図35 Cのレベル変換回路C13と同様の構成であり、p型M 50 デコーダRDECとワード線ドライバWDDV2とを、

OSトランジスタPM22、PM23と、n型MOSト ランジスタNM22、NM23とを備えている。但し、 n型MOSトランジスタNM22、NM23のソース端 子は、電位VWL1Lの供給線に接続されている。 【0127】出力バッファ回路C246、基本的に図3 5Cの出力バッファ回路C14と同様の構成であり、直 列的に接続されたp型MOSトランジスタPM24、P M25と、n型MOSトランジスタNM24、NM25

とを備えている。但し、p型MOSトランジスタPM2 35 Eに示す。この図35 Eに示すように、ワード線ド 10 4のソース端子は、電位VWL 1 Hの供給線に接続され ており、n型MOSトランジスタNM25のソース端子 は、電位VWL1Lの供給線に接続されている。

> 【0128】とれに加えて、図35Gのワード線ドライ バWDDV2は、レベル変換回路C25と出力バッファ 回路C26とを備えている。レベル変換回路C25の構 成はレベル変換回路C23の構成と同様であり、p型M OSトランジスタPM26、PM27と、n型MOSト ランジスタNM26、NM27とを備えている。但し、 n型MOSトランジスタNM26、NM27のソース端

> 【0129】出力バッファ回路C26は、出力バッファ 回路C24と同様の構成であるが、p型MOSトランジ スタPM28とn型MOSトランジスタNM28の2つ のMOSトランジスタにより構成されている。そして、 p型MOSトランジスタPM28のソース端子は、電位 VWL2 Hの供給線に接続されており、n型MOSトラ ンジスタNM28のソース端子は、電位VWL2Lの供 給線に接続されている。

【0130】ノーマリーオンのMOSトランジスタが挿 30 入されていないのは、図35Aからも分かるように、電 位VWL2Hと電位VWL2Lとの電位差はそれほど大 きくないので、との電位差が直接MOSトランジスタP M28、NM28に印加されても、問題が生じないから である。

【0131】との構成から分かるように、出力バッファ 回路C24の出力は、電位VWL1Hと電位VWL1L との間で振幅し、これにより、第1のワード線₩L1が 駆動される。また、出力バッファ回路C26の出力は、 電位VWL2Hと電位VWL2Lとの間で、出力バッフ ァ回路C24の出力と同期して振幅し、これにより、第 2のワード線WL2が駆動される。なお、図35Gにお いては、各MOSトランジスタでバックゲート接続がな されているが、これは必ずしも必要なものではない。 【0132】また、図35Dに示したワード線ドライバ WDDV1と同様に、図35Hに示すようにワード線ド . ライバWDDV2においても、p型MOSトランジスタ PM25とn型MOSトランジスタNM24とを、省く

【0133】とれら図35G又は図35Hに示したロウ

ことも可能である。

(16)

メモリセルアレイMCAに配置したレイアウト図を、図 351に示す。図35G及び図35Hに示したワード線 ドライバWDDV2においては、第1のワード線WL1 と第2のワード線WL2を異なる電位で同期的に駆動す る関係上、そのレイアウト面積が図35C及び図35D に示したワード線ドライバWDDV1よりも大きくなっ てしまう。したがって、ワード線WL1、WL2の配線 ピッチに、ワード線ドライバWDDV2のレイアウトビ ッチを一致させることは困難であると考えられる。この セルアレイMCAの両側に、ロウデコーダRDECとワ ード線ドライバWDDV2とを配置している。すなわ ち、メモリセルアレイMCAの左側のロウデコーダRD ECとワード線ドライバWDDV2で、奇数番目のワー ド線WL1、WL2のデコードと駆動を行い、メモリセ ルアレイMCAの右側のロウデコーダRDECとワード 線ドライバWDDV2で、偶数番目のワード線WL1、 WL2のデコードと駆動を行う。

【0134】また、図35」に示すように、例えば、第 1のワード線WL1用のワード線ドライバWDDV3 を、メモリセルアレイMCAの左側に配置し、第2のワ ード線WL2のワード線ドライバWDDV4を、メモリ セルアレイMCAの右側に配置するようにしてもよい。 このように配置することにより、電源配線の引き回しを 楽にすることができる。すなわち、第1のワード線WL 1用のワード線ドライバWDDV3のあるメモリセルア レイMCAの左側にのみ、電位VWL1Hと電位VWL 1 Lの電位供給線を配線し、第2のワード線₩L2用の ワード線ドライバWDDV4のあるメモリセルアレイM 電位供給線を配線すればよい。

【0135】但し、このレイアウトの場合、ワード線ド ライバWDDV3とワード線ドライバWDDV4の双方 に、個別にロウデコーダR DE Cが必要になる。そのよ うなワード線ドライバWDDV3の例を図35Kに示 し、ワード線ドライバWDDV4の例を図35Lに示 す。

【0136】図35Kに示すように、第1のワード線▼ L1用のワード線ドライバWDDV3は、インバータ回 路C11を介してロウデコーダRDECに接続されたレ 40 ベル変換回路C22と、直接ロウデコーダRDECに接 続されたレベル変換回路C23と、出力バッファ回路C 24とを備えている。これらの構成は上述した図35G のワード線ドライバWDDV2と同様である。

【0137】一方、図35しに示すように、第2のワー F線WL2用のワード線ドライバWDDV4は、ロウデ コーダRDECと、インバータ回路C11と、レベル変 換回路C25と、出力バッファ回路C26とを備えて構 成されている。レベル変換回路C25と出力バッファ回

バWDDV2と同様である。但し、ワード線ドライバW DDV4はメモリセルアレイMCAの右側に設けられて いるため、ロウデコーダR DECをワード線ドライバ♥ DDV3と共用することができないため、独自にロウデ コーダRDECとインパータ回路C11とを設けてい る。

【0138】ワード線ドライバWDDV3のロウデコー ダRDECと、WDD4のロウデコーダRDECとに は、ロウアドレス信号RADDとWLENとが同期して ため、図351に示したレイアウトにおいては、メモリ 10 入力されるので、結果的に、異なる電圧振幅で同期した ワード線駆動電位が出力される。

> 【0139】なお、図35K及び図35Lにおいては、 各MOSトランジスタでバックゲート接続がなされてい るが、これは必ずしも必要なものではない。また、図3 5Kに示したワード線ドライバWDDV3においても、 図35Mに示すように、p型MOSトランジスタPM2 5とn型MOSトランジスタNM24とを、省くてとも 可能である。

[0140]

20 【発明の効果】以上述べたようにこの発明によれば、一 つのメモリセルは、フローティングの半導体層を持つ単 純な一つのトランジスタにより形成され、セルサイズを 4F² と小さくすることができる。トランジスタのソー スは固定電位に接続され、ドレインに接続されたビット 線とゲートに接続されたワード線の制御のみによって、 読み出し、書き換え及びリフレッシュの制御が行われ る。トランジスタのチャネルボディに対向する第2のゲ ートを設け、との第2のゲートが対向する表面部には高 濃度層を設けることにより、第2のゲートをチャネルボ CAの右側にのみ、電位VWL2Hと電位VWL2Lの 30 ディに容量結合させることによって、"0"、"1"デ ータのしきい値電圧差を大きくすることができる。

【図面の簡単な説明】

【図1】この発明の基本コンセプトによるメモリセルの 基本構造を示す断面図である。

【図2】 同メモリセルの等価回路である。

【図3】 同メモリセルを用いてDRAMのメモリセルア レイを構成した場合のレイアウトである。

【図4A】図3のA-A'断面図である。

【図4B】図3のB-B'断面図である。

【図5】同メモリセルのワード線電位とチャネルボディ 電位の関係を示す図である。

【図6】 同メモリセルの読み出し方式を説明するための

【図7】同メモリセルの他の読み出し方式を説明するた めの図である。

【図8】同DRAMの"1"データ読み出し/リフレッ シュの動作波形を示す図である。

【図9】同DRAMの"0"データ読み出し/リフレッ シュの動作波形を示す図である。

路C26の構成は、上述した図35Gのワード線ドライ 50 【図10】同DRAMの"1"データ読み出し/"0"

データ書き込みの動作波形を示す図である。

【図11】同DRAMの"0"データ読み出し/"1" データ書き込みの動作波形を示す図である。

31

【図12】同DRAMの他の読み出し方式による"1" データ読み出し/リフレッシュの動作波形を示す図であ る。

【図13】同DRAMの他の読み出し方式による"O" データ読み出しノリフレッシュの動作波形を示す図であ

【図 1 4 】 同 D R A M の 他 の 読み 出 し 方式 に よ る " 1 " データ読み出し/ "0" データ書き込みの動作波形を示 す図である。

【図15】同DRAMの他の読み出し方式による"0" データ読み出し/"1"データ書き込みの動作波形を示 す図である。

【図16】 同メモリセルの "0" 書き込み/読み出しの シミュレーションによるチャネルボディ電位変化を示す 図である。

【図17】同メモリセルの"1"書き込み/読み出しの シミュレーションによるチャネルボディ電位変化を示す 20 【図28】実施の形態6によるメモリセルの別の構造を 図である。

【図18】同シミュレーションによる"0"、"1"デ ータの読み出し時のドレイン電流ーゲート電圧特性を示 す図である。

【図19A】との発明の実施の形態1によるメモリセル の構造を示す断面図である。

【図19B】図19Aに示すメモリセルをマトリクス配 列したメモリセルアレイの等価回路を示す図である。

【図19C】図19Aに示すメモリセルをマトリクス配 列したメモリセルアレイのレイアウトを示す図である。

【図19D】図19CのA-A'断面図である。

【図19E】図19CのB-B'断面図である。

【図19F】実施の形態1によるメモリセルの変形例を 示す斜視図である。

【図19G】図19FのメモリセルのA-A' 断面図で

【図19H】図19FのメモリセルのB-B'断面図で

【図191】図19下に示すメモリセルをマトリクス配 列したメモリセルアレイのレイアウトを示す図である。

【図19J】図19IのA-A' 断面図である。

【図19K】図19IのB-B'断面図である。

【図19L】図191のC-C'断面図である。

【図19M】実施の形態1によるメモリセルの別の変形 例を示す斜視図である。

【図19N】図19MのメモリセルのB-B' 断面図で

【図20】実施の形態2によるメモリセルの構造を示す 断面図である。

【図21】実施の形態3によるメモリセルアレイの平面 50 す波形図である(実施の形態9)。

図である。

【図22】図21のA-A' 断面図である。

【図23】実施の形態4によるメモリセルアレイの平面 図である。

【図24】図23のA-A' 断面図である。

【図25A】実施の形態5によるメモリセルの構造を示 す断面図である。

【図25B】図25Aに示すメモリセルにおいて、ドレ イン領域に正の電位を印加し、ゲートに正の電位を印加 10 し、ソース領域をグランドに接続した場合における、メ モリセルの状態を示す模式図である。

【図250】図25Aに示すメモリセルにおいて、ドレ イン領域に負の電位を印加し、ゲートに正の電位を印加 し、ソース領域をグランドに接続した場合における、メ モリセルの状態を示す模式図である。

【図26】同実施の形態のメモリセルの特性を示す図で

【図27】実施の形態6によるメモリセルの構造を示す 断面図である。

示す断面図である。

【図29A】SGT構造のメモリセルにゲートオフセッ ト構造を適用した場合のメモリセルアレイの平面図であ る (実施の形態6)。

【図29日】図29AによるメモリセルアレイのA-A'断面図である。

【図30A】実施の形態3において、ゲートオフセット 構造を導入した場合のメモリセルアレイの平面図である (実施の形態6)。

30 【図30B】図30AによるメモリセルアレイのA-A'断面図である。

【図30C】実施の形態4において、ゲートオフセット 構造を導入した場合のメモリセルアレイの平面図である (実施の形態6)。

【図300】図300によるメモリセルアレイのA-A'断面図である。

【図31】MISFETのGIDL電流を示す特性図で ある(実施の形態7)。

【図32】GIDL電流を用いた"1" 書き込み/読み 40 出しの動作波形図である。

【図33】実施の形態8によるメモリセルアレイの平面 図である。

【図34A】図33のA-A 断面図である。

【図34B】図33のB-B' 断面図である。

【図35A】第1のゲートと第2のゲートとを異なる電 位で同期駆動した場合における、メモリセルの書き込み 動作を示す波形図である(実施の形態9)。

【図35 B】第1のゲートと第2のゲートとを同電位で 駆動した場合における、メモリセルの書き込み動作を示

【図35C】図35Bの書き込み動作波形を生成するた めのワード線ドライバとロウデコーダの回路構成の一例 を示す図である。

33

【図35D】図35Cに示したワード線ドライバの変形 例を示す図である。

【図35E】図35C又は図35Dに示したロウデコー ダとワード線ドライバとを、メモリセルアレイに対して 配置した場合のレイアウトの一例を示す図である(片側 配置)。

【図35F】図35C又は図35Dに示したロウデコー 10 線ドライバの回路構成の一例を示す図である。 ダとワード線ドライバとを、メモリセルアレイに対して 配置した場合のレイアウトの一例を示す図である(両側 配置)。

【図35G】図35Aの書き込み動作波形を生成するた めのワード線ドライバとロウデコーダの回路構成の一例 を示す図である。

【図35H】図35Gに示したワード線ドライバの変形 例を示す図である。

【図351】図35G又は図35Hに示したロウデコー ダとワード線ドライバとを、メモリセルアレイに対して 20 13 第1のゲート 配置した場合のレイアウトの一例を示す図である(第1 のワード線と第2のワード線とからなる対のワード線に 対して、左右交互にロウデコーダとワード線ドライバと米

*を設けた場合)。

【図35】】図35G又は図35Hに示したロウデコー ダとワード線ドライバとを、メモリセルアレイに対して 配置した場合のレイアウトの一例を示す図である(片側 に第1のワード線用のロウデコーダとワード線ドライバ とを設け、もう片側に第2のワード線のロウデコーダと ワード線ドライバとを設けた場合)。

【図35K】図35 J に示したレイアウトを採用する場 合における、第1のワード線用のロウデコーダとワード


【図351】図35」に示したレイアウトを採用する場 合における、第2のワード線用のロウデコーダとワード 線ドライバの回路構成の一例を示す図である。

【図35M】図35Kに示したワード線ドライバの変形 例を示す図である。


【符号の説明】

- 10 シリコン基板
- 11 シリコン酸化膜
- 12 p型シリコン層
- - 14 ドレイン拡散層
 - 15 ソース拡散層
 - 20 第2のゲート


[図1] 【図2】




【図4A】




【図3】














[図14]



[図16]




[図19E]




[図13]

'0' read / refresh




【図15】


"0" read / "1" write




【図17】




【図19J】




【図18】




【図19C】




[図19G]




【図19L】




[図19A]




【図19F】





[図19H]





【図191】 【図19K】 13,20 - 13,20 13,20 13,20 【図19M】 【図19N】 MC -19(WL2) -16 【図20】 【図21】 BL BL L \boxtimes \boxtimes \boxtimes




















【図28】




【図29B】




[図34B]




【図27】





【図29A】



[図30A]








ワード絵 ドライバ

-WL1


ワード線 ドライバ

【図35F】





【図35G】

G] (図35H)



【図35J】





им25 🖺

WL1L

フロントページの続き

(51)Int.Cl.'

識別記号

FΙ

ティコード (参考)

GllC 11/34

352C 354D

(72)発明者 山 田 敬

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(72)発明者 岩 田 佳 久

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝マイクロエレクトロニクスセン

ター内

Fターム(参考) 5F083 AD69 HA02 LA12 LA16

5F110 AA30 BB04 BB06 CC02 CC09

DD05 DD13 EE30 GG02 GG12

GG31 HM14 NN02

SM024 AA58 BB02 BB35 BB36 BB39

CC20 CC22 CC50 CC70 EE10

HH01 LL04 LL05 LL11 PP01

PP02 PP03 PP04 PP07 PP10

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER: ___

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.